РИСК архитектура

от Уикипедия, свободната енциклопедия
Направо към: навигация, търсене

РИСК архитектура е вид дизайн използван в проектирането на микропроцесори. Нименованието идва от (Reduced Instruction Set Computing RISC) - Намален брой от инструкции за компютри. Тази архитектура е противоположна на ЦИСК архитектурата. Концепцията на тази архитектура е това инструкциите да са по-малко на брой думи, но по-добре оптимизирани инструкции извършващи повече функции.

История[редактиране | edit source]

Първите схеми и идеи за подобен вид предаване на информация е през 60-те и 70-те години на 20-ти век. Първото внедряване на тази архитектура става през 80-те години. На практика два университета - Университета на Стандфорд и Университета на Калифорния разработват 2 различни проекта. Станфордския университет успешно комерсиализира МИПС архитектурата.

Архитектури[редактиране | edit source]

Добре известни архитектури са DEC Alpha, AMD 29k, ARC, ARM, Atmel AVR, Blackfin, Intel i860.

Използване от хардуера[редактиране | edit source]

Основното е използване на инструкционния формат е единична дума с опкод със същата битпозиция. Също така се използва идентичен регистър на процесора за унифициране и по-бързо преработване на броя инструкции. Опростена е и адресната линия и така по-добре се адресират и комплексират сигналите.

Източници[редактиране | edit source]