FPGA

от Уикипедия, свободната енциклопедия
Направо към: навигация, търсене
Altera Stratix II GX FPGA.

FPGA съкратено от field-programmable gate array (програмируема логическа матрица). Цифрова интегрална схема, съдържаща програмируема цифрова логика.Използват се програмните езици Verilog и VHDL.

Фирмите проектиращи FPGA са: Xilinx, Altera, Lattice, Microsemi(Actel), Atmel

Реалното производство в повечето случаи се извършва от Японски и Тайвански фирми.

Паметта, в която се съхранява конфигурацията на FPGA, може да е външен чип или да е вградена в FPGA чипа. От гледна точка на сигурността се препоръчва едночиповото решение.

FPGA е полупроводниково устройство, базирано на LUTS логически елементи и програмируеми връзки. Програмируемите логически елементи LUTS могат да бъдат програмирани да дублират функциите на основните логически елементи (като например AND, OR, XOR, NOR и т.н.) или по-сложни функции като комбинационни декодери или прости математически функции.

Програмирането на конфигурационния файл и тестването на връзките за конкретното приложение се осъществява посредством JTAG интерфейс.

Oтделни FPGA чипове могат да бъдат свързани последователно по JTAG линията и да бъдат програмирани/тествани от разработчика.

Програмируемите интегрални схеми са от тип FPGA (Field Programmable Gate Arrays, програмируеми области от логически елементи). Те осигуряват необходимото бързодействие за голяма група от приложения като тактовата честота е в обхвата между 50MHz и 400MHz. Има достигнати честоти от порядъка на 1GHz при по-новите поколения FPLDs.

Вътрешно FPGAs съдържат много на брой еднакви програмируеми логически елементи (LE), наречени клетки. Програмируемите логическите елементи (клетки) могат да се свържат по подходящ начин и да образуват необходимата логическа функция, като изхода може да се свърже към входа на един или два тригера. Програмируемите логически елементи могат да бъдат свързани в колона или в матрица в силициевия кристал. Освен това логическите елементи са свързани помежду си също с програмируеми елементи, което дава още по-голяма гъвкавост на проектанта при реализиране на желаната логическа функция. В добавка към това може да се каже, че много често програмируемите логически елементи съдържат програмируеми логически връзки към съседните на тях клетки, които осигуряват по-малко закъснение на сигналите. Възможно е при проектирането на дадено електронно устройство конкретната ИС от тип FPGAs да не може да осигури нейното реализиране поради изчерпване на възможните програмируеми логически елементи. В този случай е необходимо да се избере FPGA с по-голям капацитет (по-голям брой LE).

Основната идея, използвана за реализирането на FPGA е, че паметта може да се използва за реализирането на комбинационни логически схеми. При големите по обем програмируеми интегрални схеми се използват специални свързващи линии, които осигуряват по-малко закъснение на сигнала. Тези свързващи линии са свързани към вътрешна бързодействаща шина. Тази шина се използва за да разпредели тактовия сигнал до всички тригери в конкретната ИС, като същевременно целта е да се намали закъснението на тактовия сигнал. Ако не се използват специални линии за тактовия сигнал, той може да се разпространява като обикновен сигнал. При това положение обаче, вследствие на различните закъснения, той пристига по различно време до различните тригери, което може да предизвика нестабилност на работата на създаденото електронно устройство. Честа практика е при изграждането на сложни електронни устройства да се използва специална линия, по която да се разпространява тактовия сигнал.