Изот 1036C

от Уикипедия, свободната енциклопедия
Направо към: навигация, търсене

ИЗОТ 1036C е първият български IBM съвместим персонален компютър, базиран на 16-битовия микропроцесор i8086.

Разработен е в Държавно стопанско обединение ИЗОТ в периода 1983 – 1984 г., а серийното му производство започва през 1985 г. ИЗОТ 1036С е регистриран в ЕС (Единная Система) като ЕС 1831. Той е предназначен за масово използване в научноизследователски и инженерни организации, висши учебни заведения, учреждения и др.

Базовата му конфигурация се състои от микропроцесор, два 5,25 инчови ЗУГМД (флопи диска), клавиатура, монитор ИЗОТ 7301С и матричен принтер ИЗОТ 6305С. Операционната система е DOS или MICROS-86, а езиците за програмиране са BASIC, Асемблер, FORTRAN, Pascal и Cobol. Предвидени са програми за текстообработка, финансово планиране, отчетност и др.

Основният принос на ИЗОТ 1036С е, че поставя основите на дефинирането на термина основна информационна единица като единица на информационния процес независимо от разредността на микропроцесорната система. ИЗОТ 1036С е една от много малкото български разработки със силно патентно портфолио, но след промяната на икономическия модел при прехода към пазарна икономика и кризата в производството на компютри в България това конкурентно предимство е пропиляно.

История[редактиране | редактиране на кода]

ИЗОТ 1036C е проектиран от екип под ръководството на Кирил Боянов (ръководител на направление към 8-ма дирекция на ЦИИТТ) и Христо Турлаков (ръководител на секция). В него е използвана схема за премахване на фрагментацията на системното адресно пространство, причинена от разлика между разредността на системната информационна шина и разредността на включените устройства[1]. Принципът на функциониране на тази схема е известен като принцип на динамично управление на разредността на шината (на английски: Dynamic Bus Sizing). Терминът е дефиниран от Motorola. [2] Двете разработки са паралелни и независими, но сравнение на приоритетните дати на [1] и [2] показва, че принципът, реализиран в ИЗОТ 1036C, има предимство от месец и половина. Разликата между двете дефиниции (тази на ИЗОТ и тази на Motorola) е, че в ИЗОТ 1036 „Dynamic Bus Sizing“ е разработен като външна схема за i8086, докато в Motorola е вътрешна схема на MC68020. Ударението при разработката на ИЗОТ 1036C пада върху схемните решения. Видео контролерът на компютъра е комбиниран и управлява черно-зелен монитор в буквено-цифров режим (25 реда x 80 символа) със светлинна писалка или в графичен режим (640x400) или цветен монитор в режим (320x200). [3] Флопи диск контролерът е с аналогова синхронизация, за да осигури по-широк захват на данни.

Клавиатура на ИЗОТ 1036С 1984 – 1986

Схемното и фърмуерно решение на клавиатурата на компютъра дава възможност за бързо въвеждане на данни като позволява пълно припокриване на натиснатите клавиши (n-key rollover) и премахва фантомния ефект (phantom key jamming) при клавиатури с контактни клавиши (до тогава това се прилага само в клавиатури с електически изолирани клавиши)[4]. ИЗОТ 1036C е функционално, но не и механично съвместим с IBM PC/XT, като причината е да се постигне механична унификация с други продукти на ИЗОТ.

Архитектура ИЗОТ 1036С 1984

Архитектурата на ИЗОТ 1036С позволява 16-разредни операции да бъдат изпълнявани с 8-разредни устройства като комбинира принципа на прехвърлящия буфер (swap buffer), дефиниран от Крейг Кини (Craig Kinnie) [5] през 1981 г. и принципа на динамично управление на разредността на шината[1]. С други думи, архитектурата на ИЗОТ 1036С позволява всички 8-разредни устройства включени в системата да бъдат третирани като псевдо 16-разредни. Пълната 16-разредна архитектура на ИЗОТ 1036С е вариант от самото начало на проекта, но не е реализирана поради физически ограничения – платката на процесора не може да събере пълната схема на контролера за динамично управление на разредността на шината, реализиран с SSI (Small Scale Integration) елементи, схема за управление на байтово-последователен обмен в режим на директен достъп (DMA)[6], допълнителен куплунг за 16-разредна системна информационна шина, допълнително буфериране и памет. В България интегрални схеми по поръчка започват да се проектират през 1986 г.. Това е причината архитектурата на ИЗОТ 1036С да бъде ограничена до 8-разредна – директният достъп до паметта е ограничен до стандартен 8-разреден и всички устройства са 8-разредни.

През 1985 г. Olivetti пуска 16-разредни компютри М-21 и М-24, базирани на i8086. Схемата за управление на разредността на шината е реализирана на отделна платка, наречена Bus Converter. [7] Управлението на разредността на шината в М-21 и М-24 е ограничено и се прилага само за външните устройства и адресните пространства за включване на 8- и 16-разредни модули са фиксирани. За сравнение, динамичното управление на разредността на шината позволява адресните пространства за включване на 8- и 16-разредни модули да бъдат разположени произволно в системното адресно пространство.

През 1985 г. ИЗОТ 1036С (ЕС 1831) е внедрен за производство в з-д „Електроника“, София. През 1986 г. производството е прехвърлено в ЗЗУ (Завод за Запаметяващи Устройства), Велико Търново. През 1986 г. екипът на К. Боянов е прехвърлен в Института по Приборостроене и и в началото на 1987 г. е създаден Институт по Микропроцесорна Техника (ИМПТ) към КМТ-Правец с директор проф. К. Боянов. [8] На ИЗОТ и ЦИИТТ е забранено да разработва и произвежда персонални компютри. През 1987 г. ЗЗУ, Велико Търново спира производството на ИЗОТ 1036С. Времето показва, че административно наложената механична несъвместимост на ИЗОТ 1036C с IBM PC/XT е тежка конструктивна грешка.

Технически характеристики[редактиране | редактиране на кода]

Параметър Данни
Микропроцесор Изот 1036C (проектиран на базата на Интел 8086)
ОЗУ (RAM) 128 kB (с опция до 640 kB.)
ПЗУ (ROM) 48 kB
ЗУГМД (FDD) две 5,25'' флопи-дискови устройства с 250 kB памет и скорост на запис 250 kbps
Монитор черно-зелен
текст 25 реда по 80 знака
графичен режим 640х400 px
Клавиатура малки и големи букви на кирилица и латиница + 10 функционални клавиша

Модификация на ИЗОТ 1036С[редактиране | редактиране на кода]

Архитектура на модификацията на ИЗОТ 1036С 1984 – 1986
ИЗОТ 1036С модификация, дънна платка 1986
ИЗОТ 1036С дънна платка с 3thou технологична норма 1986
CMM10C003 контролер 1987

Двама от екипа – Христо Турлаков и Венелин Барбутов – остават в ЦИИТТ и създават нов екип, който през 1986 г. започва модификация на ИЗОТ 1036C без финансиране. В рамките на модификацията на ИЗОТ 1036С са дефинирани:

  • принципът на балансирано динамично управление на разредността на шината – прилага динамично управление на разредността върху балансирана системна информационна шина [9]. Това осигурява равномерно натоварване на системната шина и увеличава функционалните възможности на машината.;
  • принципът на динамично управление на разредността на обмена в режим на директен достъп (DMA) – премахва зависимостта на разредността на обмена при bypass директен достъп от адресни граници т.е. системата се самонастройва на максимална производителност при произволен начален адрес. [10] По време на всеки достъп до шината, системата за директен достъп следи три параметъра – разреденост на устройствата, участващи в обмена (памет и входно-изходно устройство), четност на адреса (четен/нечетен) и брой байтове, останали за обмен (един или повече). В зависимост от тези параметри системата за директен достъп определя разредността на обмена;
  • принципът на динамично управление на разредността на входно-изходното устройство (Dynamic IO Device Sizing) – възстановява байта като основна информационна единица при обмен между високоразредна микропроцесорна система и входно-изходно устройство, при което в зависимост от условията на обмена входно-изходното устройство променя своята разредност.[11]

Модификацията на ИЗОТ 1036С включва проектирането на DBS (Dynamic Bus Sizing) контролер – СММ10С003[12][13], DMA контролер с динамично управление на разредността на обмена D8237DIO [14] и пасивен (slave) 16-разреден RS-232 контролер с динамично управление на разредността. На снимката на модифицирания процесорен модул на ИЗОТ 1036С е показана главата (header board) за настройка на D8237DIO ядрото, завършен години по-късно. Подобна глава е използвана и за настройка на 16-разредния RS-232 контролер. Модифицираният процесорен модул на ИЗОТ 1036С включва:

  • 48К 16-разреден ROM – разредността може да се избира 8- или 16-разряда,
  • 640K 16-разреден RAM – разредността може да се избира 8- или 16-разряда,
  • 8 DMA канала с динамично управление на разредността на обмена,
  • 16-разредна системна информационна шина, ISA съвместима, с пълен диференциален интерфейс за управление на разредността на обмена в програмен и DMA режим,
  • допълнителен интерфейс за включване на втори процесор (на снимката куплунга до процесора, който не е монтиран). Това позволява да се проектират по-мощни процесори, които да използват инфраструктурата на ИЗОТ 1036С като входно-изходен процесор.
  • нов BIOS (copyright free) за подържане на 8-те DMA канала (тази цел не е постигната).

В рамките на ИЗОТ 1036С е експериментирана технология за многослойна печатна платка (8 слоя) с 3 thou норма и погребани преходи (платката на снимката в средата), разработена от дирекция „Печатни платки“ към ЦИИТТ. (Към 2015 г. добрите производители на печатни платки предлагат технологии с 3 thou минимална норма за вътрешните слоеве на многослойна платка и 4 thou за външните слоеве).

Идеята на екипа, който проектира модификацията на ИЗОТ 1036С, е да се създаде ново поколение интегрални схеми с по-висока производителност, но идеята не е възприета. Модификацията на ИЗОТ 1036С остава на прототип и след 1990 г., всички патенти са изоставени.

Развитие на идеите на ИЗОТ 1036С[редактиране | редактиране на кода]

В края на 1985 г., под натиска на патента на Motorola, Intel пуска на пазара 32-битовия процесор i80386 с вградено динамично управление на разредността на шината, ограничено до 16-бита.[15] Това ограничение е запазено и в Intel486. В началото на 1993 г. Intel пуска Pentium процесора с пълно динамично управление на разредността на шината – 8- и 16-бита. [16]

През септември 1986 г. Toshilba пуска на пазара 16-разредния лаптоп Т1100 PLUS, базиран на 8086 (М80С86-2 на OKI) със схема за динамично управление на разредността на шината. [17] Тази схема е запазена и в Т1200 лаптопите на Toshiba. В началото на 2014 г. IEEE (Institute of Electrical and Electronics Engineers) признава серията лаптопи Т1000/Т1100 на Toshiba за първия лаптоп в света захранван от батерии. [18]

През 1988 IBM прилага принципа на динамично управление на разредността на шината към IBM PS2 Microchannel в DMA режим. [19]

През 1990 г. Sun Microsystems включва динамичното управление на разредността на шината (Dyndmic Bus Sizing) като стандартна фунция в спесификацията на S-bus, използван в SPARC компютрите.[20]. През 1993 г. принципът за динамично управление на разредността на шината е стандартизиран като част от IEEE стандарта на S-bus.[21] Пак през 1993 г. Motorola изважда Dynamic Bus Sizing схемата от MC68060 и създава DBS конвертора MC68150 (Dyndmic Bus Sizer). [22]

В средата на 90-те години Harris Corporation пуска DMA контролера 82С237 със статично управление на разредността на обмена т.е. разредността на устройствата участчащи в обмена се дефинира в началото при инициализация на системата и е фиксирана до следваща инициализация. [23] В края на 90-те години IBM дефинира CoreConnect Bus Architecture за PowerPC. Принципът на динамично управление на разредността на шината (Dynamic Bus Sizing) е част от OPB (On-Chip Peripheral) Bus спецификацията [24] на CoreConnect архитектурата, както и част от AVALON спецификацията на ALTERA [25].

Принос на ИЗОТ 1036С[редактиране | редактиране на кода]

Принципите за динамично управление на разредността на шината са дефинирани като принципи за свързване на ниско-разредни устройства към високо-разредни системни шини. Всъщност условия за управление на разредността на шината съществуват дори когато в системата няма разлики в разредността на устройствата. Условията за управление на разредността на шината зависят от условията на обмен, особено в режим на директен достъп (принцип на динамично управление на разредността на обмена).

Основният принос на разработката на ИЗОТ 1036С е, че поставя основите на дефинирането на термина основна информационна единица като единица на информационния процес независимо от разредността на микропроцесорната система. Основната информационна единица е най-малката информационна единица в компютърната система при достъпа до която адресното пространство е линейно. От времето на първия 16-разреден микропроцесор TMS9900 (1976) [26] основната информационна единица в стандартните микропроцесорни системи не е байт, а дума (16-бита), двойна дума (32-бита), четворна дума (64-бита) и т.н в зависимост от разредността на процесора. Байтът е 1/2 дума, 1/4 двойна дума, 1/8 четворна дума. Теоретично това е вярно, но на практика основната информационна единица се дели, за да се получат останалите информационни единици в системата, т.е. байтът е производна информационна единица. В резултат на тази организация, когато в стандартните микропроцесорни системи се включат устройства с по-ниска разредност от тази на цялата система, адресното пространство се фрагментира. Цел на динамичните принципи, разработени за ИЗОТ 1036С, е да се възстанови байтът като основна информационна единица и останалите информационни единици в системата да се третират като множество от байтове, т.е. думата е 2 байта, двойната дума – 4 байта, четворната дума – 8 байта. Казано по друг начин, в динамичните (диференциалните) микропроцесорни системи (каквато всъщност е ИЗОТ 1036С) основната информационна единица (байтът) се умножава, за да се получат останалите информационни единици. В резултат на това динамичните микропроцесорни системи винаги имат линейно адресно пространство, независимо от разредността на включените устройства. Принципът на динамично управление на разредността на обмена позволява по-късно да бъдат разработени устройства за bypass (fly-by) операции за директен дстъп в режим памет-памет. От достъпните технически източници е очевидно, че разработката на ИЗОТ 1036C предлага идеи, които намират приложение в компютърната техника в продължение на поне 20 години напред.[19][20][22][24][25][27]

Изводи от ИЗОТ 1036С[редактиране | редактиране на кода]

След 1990 г. архивът на ИЗОТ е унищожен и официални, фирмени документи от ИЗОТ 1036С не са запазени. Запазени са чернови документи от участници в проекта. В България е запазен един единствен ИЗОТ 1036С в частна колекция, който е първият прототип. Всички персонални компютри, които се представят в Интернет като ИЗОТ 1036С, всъщност са ИЗОТ 1037С. Разликата между двата модела не е във външния вид, а в набора от платки. Най-съществената разлика е процесорната платка – тази на ИЗОТ 1037С е на базата на i8088 и има четири банки основна памет, докато тази на ИЗОТ 1036С е на базата на i8086 и има само две банки основна памет до 128К (схемата за динамично управление на разредността на шината е реализирана с дискретни логически компоненти и няма място за цялата памет), а допълнителната памет (до 640К) е на отделна платка.

ИЗОТ 1036С е поучителен пример на грубо администриране и политизиране на инженерния процес. Този стил на работа е ежедневна практика в командно-административната икономика на България до 1989 година [28] и са пропуснати значителни икономически възможности. От средата на 50-те години на 20-ти век с развитието на компютърната техника и информационните технологии значението на интелектуалната собственост започна да се увеличава, в резултат на което към средата на 70-те започва преструктуриране на собствеността в света. В САЩ преструктурирането на собствеността започва с производството на електричество и първите електрически уреди т.е. много преди 1950 г. Ако към 1980 г. средното съотношение веществен капитал/нематериален капитал (интелектуалната собственост е част от нематериалния капитал) в света е 80/20 (за САЩ към 1990 г. то вече е 46,5/53,5 [29]), то към 2010 г. това съотношение се обръща на 20/80. ([30], Фигура 1) Един от основните параметри, по които се определя стойността на фирмите е стойността на тяхното патентно портфолио. Интелектуалната собственост създава термина конкурентно предимство. По правило, инвестиция (съвместно предприятие, сливане, купуване и т.н.) се прави, за да се придобие конкурентно предимство, което да увеличи печалбите. Например, през август 2011 г. Google придоби Motorola за $12.5 милиарда и през януари 2014 г. продаде Motorola на Lenovo за $2.9 милиарда, като запази патентното портфолио. [31] С други думи, патентното портфолио на Motorola е повече от 75% от стойността на фирмата. Командно-административният апарат не реагира на икономическите тенденции в света и икономиката на България не се адаптира към променената структура на собствеността. Към 2000 г. съотношението веществен капитал/нематериален капитал в България е 97.9/2.1 ([29], Таблица 6). „... твърде малкият размер на нематериалните активи както абсолютно, така и относително“ ([29] – стр. 15) показва, че българската икономика към 2000-та година не генерира знания, не предлага конкурентно предимство и до голяма степен предопределя нейната невъзможност да се адаптира към политическите промени в страната и да функционира в условията на свободен пазар.[32]

ИЗОТ 1036С е една от много малкото български разработки със силно патентно портфолио с доказана стойност[27], но създаденото конкурентно предимство не се капитализира. ИЗОТ 1036С е игнориран и забравен. Документите за интелектуалната собственост, създадена в рамките на проекта ИЗОТ 1036С, са достъпни в мрежата на Европейския патентен офис. [33]

Източници[редактиране | редактиране на кода]

  1. а б в Турлаков Хр., Мачев С. Барбутов В., „Метод и устройство за свързване на 16-разредна микропроцесорна система с 8-разредни модули“, Български патентен офис, Авт. Св. 44516 от 08.05.1984 /United States Patent Office US Pat. 4,831,514;[1][2]
  2. а б Mothersole D. S., Lester M. G., Tietjen J. L., Thompson R. R., „Data Processor having Dynamic Bus Sizing“, United States Patent Office, US Pat. 4,633,437, filed: Jun. 26. 1984, granted: Dec.30, 1986, Motorola;[3][4]
  3. „Радио, Телевизия, Електроника“, 9/85, задна корица
  4. Боянов К. Вецев Н., Турлаков Хр., „Пулт за въвеждане на информация“, Български патентен офис, Авт. Св. 67097 от 10.10.1984, /Europen Patent Office, GB2187012 (A);[5][6]
  5. Kinnie Craig D., „Apparatus and Method for Providing Byte and Word Compatitive Information Transfer“, US Pat. No. 4,447,878, filed Aug. 10, 1981, granted, May 8, 1984;[7]
  6. Турлаков Хр., Барбутов В., Мачев С., „Устройство за управление на байтово-последователен директен достъп до паметта на 16-разредна микропроцесорна система“ Авт. Св. 44841 от 30.04.1985, Europen Patent Office, Offenlegungsschrift DE 3614612 A1;[8][9]
  7. Graciotti A., „Bus Converter“, United States Patent Office, US Pat. 4,716,527, filed: Dec.10, 1984, granted:Dec.29, 1987, Olivetti;[10]
  8. Боянов K.. „Кратки сведения за развитието на изчислителната техника в България“, (PDF). // Годишник на секция „Информатика“, Съюз на учените в България, Том 7, 2014,. с. 1–23.
  9. Турлаков Хр., Барбутов В., Мачев С., „Устройство за свързване на 8-разредни и 16-разредни модули към 16-разредна микропроцесорна система“, Български патентен офис, Авт. Св.39765 от 14.02.1985/United States Patent Office US Pat. 4,845,611;[11][12]
  10. Барбутов В., „Устройство за динамично управление на разредността на обмена при директен достъп“, Български патентен офис, Авт. Св.47775 от 25.02.1988, /Europen Patent Office, GB2216304 (A);[13][14]
  11. Барбутов В. „16-разредно устройство за приемане и предаване на данни“ заявка рег.№ 91528, призната за авторско свидетелство с писмо № 91528/КЛ от 31.05.1990, но спряно от публикация поради патентоване в чужбина
  12. Зарков И., „Развитие на микроелектрониката у нас“, Радио, Телевизия, Електроника, бр. 6, 1990, Таблица 5
  13. Турлаков Хр., Барбутов В., Боршуков Д., Христова И., Кокаличев Н., „16-разредна микропроцесорна система“, Български патентен офис, Авт. Св.45007 от 19.03.1987, /Europen Patent Office, GB2202351 (A)[15][16]
  14. Барбутов В., Турлаков Хр., Рачев Д., „8-разредно управляващо устройство за директен достъп“ Български патентен офис, Авт. Св.45675 от 16.10.1987, /Europen Patent Office, GB2211325 (A)[17][18]
  15. Intel Corp., „Intel386 DX Microprocessor 32-bit CHMOS Microprocessor with Integrated Memory Management“, Dec. 1995, Order No. 231630 – 011
  16. Intel Corp., „Pentium Processor Family Developer's Manual Vol.1: Pentium Processor“, 1995, Order No. 241428
  17. Takenaka T., „Microprocessor System“, United States Patent Office, US Pat. 4,860,198, filed: May 17, 1988, granted: Aug.22, 1989, Toshiba;[19]
  18. Davis A., „IEEE Milestone Regognizes a Game Cahnging Laptop: The Toshiba T1100 paved the way for portable computers“, IEEE, The Institute, Jan.22, 2014, [20]
  19. а б Begun M. R., Bland P. M., Dean M. E., „Control of Pipelined Operation in Microcomputer System Employing Dynamic Bus Sizing with 80386 Processor and 82385 Cache Controller“, United Sattes Patent Office, US Pat. 5,125,084, filed: May 26, 1988, granted:Jun. 23, 1992, IBM;[21]
  20. а б Edward H. Frank, James Lyle, „SBus Specification B.0“, Sun Microsystems, Part No. 800-5922-10, 1990
  21. IEEE Std.1496, „Sbus - Chip and module interconnect bus“, 1993
  22. а б IDT Corp., „MC68150 32-bit to 32/16/8-bit Dynamic READ/WRITE Bus Sizer“, 2009;
  23. Harris Corp. „82C237 CMOS High Performance Programmable DMA ControllerC, 1997;
  24. а б IBM Corp., „On-Chip Peripheral Bus: Archtecture Specification Version 2.1“, SA-14-2528-02, 2001;
  25. а б Altera Corp., „Avalon Bus Specification: Reference Manual, Ver. 2.2“, MNL-AVABUSREF-2.2, 2003
  26. Texas Instruments Inc., „TMS 9900 Microprocessor Data Manual“, 1976;
  27. а б http://patft.uspto.gov/netacgi/nph-Parser?Sect1=PTO2&Sect2=HITOFF&p=1&u=%2Fnetahtml%2FPTO%2Fsearch-bool.html&r=0&f=S&l=50&TERM1=4%2C831%2C514&FIELD1=&co1=AND&TERM2=&FIELD2=&d=PTXT
  28. Сребрев С., „История на създаването на българските миникомпютри и системите с тях“ http://bbaeii.webnode.com/bylg-electronica-i-inormatika/
  29. а б в Рангелова, Р. „Нематериални активи и икономически растеж“, Икономически изследвания. Икономически институт на БАН – Стопанска академия „Д. А. Ценов“ – Свищов, Год. ХІІ, № 2, 2003, 45 – 71. https://www.researchgate.net/profile/Rossitsa_Rangelova/publication/46531827_Intangible_Assets_and_Economic_Growth/links/00b7d52c6dce67bbaf000000
  30. Спасова Р. И., „Теоритико-приложни проблеми на счетоводното отчитане на нематериални активи“, Автореферат на Дисертация за степен Доктор, УНИВЕРСИТЕТ ЗА НАЦИОНАЛНО И СВЕТОВНО СТОПАНСТВО, КАТЕДРА „СЧЕТОВОДСТВО И АНАЛИЗ“, 2011 http://konkursi.unwe.bg/documents/92AVTOREFERAT.pdf
  31. Sangvikar D., „Business Stategy: Why did Google buy Motorola for $12.5 billion and sell if off for $2.91 billion? http://www.quora.com/Business-Strategy/Why-did-Google-buy-Motorola-for-12-5-billion-and-sell-it-off-for-2-91-billion
  32. David P.A., Foray D. „Economic Fundamentals of Knowledge Society", Policy Futures in Education, Vol. 1, Number 1, 2003 http://pfe.sagepub.com/content/1/1/20.full.pdf+html
  33. http://worldwide.espacenet.com/searchResults?compact=false&ST=advanced&IN=barbutov&locale=en_EP&DB=EPODOC.

Вижте също[редактиране | редактиране на кода]